verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
相关标签
换一批
最新活动更多 >
-
5月30日立即下载>> 【白皮书】电子测试技术白皮书合集：解决五大核心挑战
-
6月13日立即参评>> 【评选】维科杯·OFweek2025中国工业自动化及数字化评选
-
6月13日立即参评>> 【评选启动】维科杯·OFweek 汽车行业年度评选
-
6月13日立即参评 >> 【评选启动】维科杯·OFweek 人工智能行业年度评选
-
即日-6.18立即报名>> 【在线会议】英飞凌OBC解决方案——解锁未来的钥匙
-
6月19日立即报名>> 【在线研讨会】安世汽车车身照明方案
最新招聘
更多
