verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
相关标签
换一批
最新活动更多 >
-
9月23-24日立即报名>> 2025中国国际工业博览会维科网·工控巡展直播
-
9月23-24日观看直播>> 2025中国国际工业博览会维科网·激光VIP企业展台直播
-
9月25日立即报名>> 【在线研讨会】多通道相参信号的实现与应用
-
9月26日报名参会>> 2025零点自动化D系列控制系统新品发布会
-
9月30日立即下载>> 【白皮书】安森美（onsemi）先进LED照明系统，引领未来趋势新标杆
-
即日-9.30立即申请>> 【预约工程师上门演示】日置电池测量解决方案产品试用
最新招聘
更多
维科号
我要发文 >
