verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
相关标签
换一批
最新活动更多 >
-
限时免费下载立即下载>> 前沿洞察·2025中国新型储能应用蓝皮书
-
限时免费下载立即下载>> 2025锂电市场格局及未来研判蓝皮书
-
7月30日预约参会>> OFweek 2025（第十六届）太阳能光伏产业大会
-
7.30-8.1火热报名中>> 全数会2025（第六届）机器人及智能工厂展
-
7.30-8.1预约参观>> 2025WAIE-光伏储能应用大会暨展览会
-
7月30-31日报名参会>>> 全数会2025中国激光产业高质量发展峰会
最新招聘
更多
