Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
循环冗余校验码（CRC），简称循环码，是一种常用的、具有检错、纠错能力的校验码，在早期的通信中运用广泛。循环冗余校验码常用于外存储器和计算机同步通信的数据校验。CRC码存储或传送后，在接收方进行校验过程，以判断数据是否有错，若有错则进行纠错
相关标签 换一批
最新活动更多 >
相关视频
看哭老美 芯片出口破万亿
英伟达 别太狂
专访东芝电子
1秒知道光纤跳线/光缆有没有损坏
粤公网安备 44030502002758号
换一批
